赛灵思 FPGA技术社区 Xilinx Social Media:   加入该社区
  • 首页
  • 新闻
  • 技术方案
  • 博客
  • 问答
  • 产品
  • 文档
  • 杂志
  • 活动
  • 投票
  • 论坛
  • 视频
个人中心
Xilinx FPGA技术社区
  • 信息发布
  • ISE/PlanAhead
    • 资料下载
  • Coregen及Compl
    • 资料共享
  • System Generat
    • 资料共享
  • EDK及片上处理器
    • 资料共享
  • 嵌入式操作系统
    • 资料共享
  • XUP板卡及板级硬
    • 资料共享
  • 设计参考资料
  • BPS论坛
首页 >>Xilinx FPGA技术社区 >>BPS论坛 论坛规则 | 收藏本版 | RSS订阅
3 1/1 共1页 1
  • 发布新帖
  • 发布投票
  •        
如何用Verilog HDL实现对数据进行UDP封包
Rachel
精华:
0
积分:
1
等级:
学徒
登陆次数:
10 
发表帖子:
4 
注册时间:
2011-10-23 
最后登陆:
2012-05-04 
状态:
离线

查看详细资料


积分:1
帖子:4
精华:0
等级:学徒
注册时间:2011-10-23
最后登录:2012-05-04
我的博客 发短消息
我的相册 当前离线
发表于2011-10-23 21:13
1#
如何用Verilog HDL实现对数据进行UDP封包

各位好,想请教一下,如果有一组数据(假设1000个),现在要对这些数据以UDP的方式进行传输,所以对给定的数据要进行打包,添加UDP头部,IP头部。,MAC头部。如何用Verilog HDL 实现封包,封包过程的状态机怎么设计?请懂这方面的好心人给予指点,提前先谢谢啦!

 

 
相关主题
...
回复 链接 收藏
 
pocker5200
精华:
0
积分:
5
等级:
学徒
登陆次数:
58 
发表帖子:
51 
注册时间:
2011-10-13 
最后登陆:
2012-05-15 
状态:
离线

查看详细资料


积分:5
帖子:51
精华:0
等级:学徒
注册时间:2011-10-13
最后登录:2012-05-15
我的博客 发短消息
我的相册 当前离线
发表于2012-02-06 15:02
2#
RE:如何用Verilog HDL实现对数据进行UDP封包
简单一点的就是用EDK配置MB核+MAC控制器核+LWIP协议栈。
想用HDL描述实现的话可以参考opencores的一个开源项目,
HDL实现的UDP协议栈的,未完成状态。
 
...
回复 链接 收藏
 
wenzuyan
精华:
0
积分:
0
等级:
学徒
登陆次数:
7 
发表帖子:
17 
注册时间:
2011-02-14 
最后登陆:
2012-03-22 
状态:
离线

查看详细资料


积分:0
帖子:17
精华:0
等级:学徒
注册时间:2011-02-14
最后登录:2012-03-22
我的博客 发短消息
我的相册 当前离线
发表于2012-03-22 15:23
3#
回复:如何用Verilog HDL实现对数据进行UDP封包

温度冲击试验箱,箱式淋雨试验箱,高低温交变箱,沙尘试验箱,紫外光耐气候老化试验箱,氙灯耐气候老化试验箱

 
...
回复 链接 收藏
 
3 1/1 共1页 1
  • 发布新帖
  • 发布投票
  •        
您尚未 登录 | 注册
© 2006-2012 与非门科技(北京)有限公司关于与非网 | 法律及版权声明 | 网站地图

联系邮件:dandan@eefocus.com  联系电话: 010-62967005-8019