40nm和45nm工艺节点下的功耗分析 更新于2009-12-25 11:08:33 文章出处:Xilinx中文社区

作者：Matt Klein

　　在40nm和45nm工艺节点，功耗已经成为FPGA选择的头号因素，本白皮书揭示了赛灵思如何设计最新推出的Spartan-6 （45 nm）和Virtex-6 （40 nm） FPGA系列，使其动态功耗比其上代Spartan-3A和Virtex-5器件降得更多。如此大幅度地降低功耗需要很多工程创新，在40nm和45nm节点，晶体管呈指数级漏电流增长，使静态功耗成为主要挑战，此外，对高性能的追求驱使内核时钟频率更高，又增加了动态功耗，本白皮书揭示了了赛灵思如何在Spartan-6和Virtex-6 FPGA上通过工程创新解决了这些挑战。

40nm和45nm工艺节点下的功耗分析.pdf